芯東西(xī)4月2日消息，據AnandTech報道(dào)，美國(guó)芯片軟件設計工(gōng)具巨頭新思科技（Synopsys）推出了(le)業界首個全棧式人(rén)工(gōng)智能(néng)驅動的電子設計自(zì)動化（EDA）工(gōng)具套件Synopsys.ai，涵蓋了(le)芯片設計從(cóng)架構到設計和(hé)實現到制造的所有階段。
該套件有望從(cóng)根本上(shàng)縮短芯片開(kāi)發時(shí)間(jiān)，并降低(dī)設計成本、提高産量、增強芯片性能(néng)。這(zhè)套工(gōng)具将對在前沿節點（如(rú)5nm、3nm、2nm級等）制造的芯片組起到縮短開(kāi)發時(shí)間(jiān)，保持甚至降低(dī)芯片開(kāi)發成本的作(zuò)用。
一(yī)、芯片開(kāi)發成本超10億美元，軟件成本占40%
随着芯片設計的複雜(zá)性增加及工(gōng)藝技術(shù)的不斷叠代。其設計和(hé)制造成本上(shàng)升到前所未有的水平。設計一(yī)顆複雜(zá)的7nm芯片成本約為(wèi)3億美元，其中包括約40%的軟件費(fèi)用。根據國(guó)際商業戰略（IBS）的估計，一(yī)顆5nm芯片包括軟件的設計成本超過5.4億美元。一(yī)個複雜(zá)的3nm GPU的開(kāi)發成本約為(wèi)15億美元，包括約40%的軟件費(fèi)用。
傳統的半導體設計方法存在的弊端也許是芯片開(kāi)發成本急劇上(shàng)升的原因之一(yī)。它需要(yào)數(shù)百名工(gōng)程師(shī)和(hé)數(shù)千台服務器在幾年(nián)內(nèi)對架構、結構、邏輯和(hé)布局設計進行(xíng)開(kāi)發和(hé)模拟。同時(shí)，每個設計階段對于芯片質量好壞都(dōu)至關重要(yào)，但(dàn)這(zhè)些任務在本質上(shàng)是反複的、耗時(shí)的。
由于這(zhè)個原因，随着芯片變得越來越複雜(zá)，半導體公司不能(néng)随意把有限的員(yuán)工(gōng)中大批工(gōng)程師(shī)分配到某個任務中，故每次設計花費(fèi)的時(shí)間(jiān)也越來越長(cháng)。
瀑布式方法幾乎排除了(le)後向流動，從(cóng)成千上(shàng)萬可(kě)能(néng)的布局設計中選擇一(yī)個，對架構設計幾乎沒有影響。因此，避免效率低(dī)下(xià)導緻成本高于預期、性能(néng)低(dī)于預期、功耗高于預期的唯一(yī)方法就是讓不同的設計團隊在各個階段更緊密地(dì)合作(zuò)。然而，随着設計周期的延長(cháng)，這(zhè)變得更加困難。
5nm和(hé)3nm芯片的制造成本也明(míng)顯高于上(shàng)一(yī)代芯片的成本。最新的制造工(gōng)藝需要(yào)廣泛使用極紫外(wài)光(guāng)刻技術(shù)和(hé)更昂貴的原材料（如(rú)光(guāng)掩膜的膠粒、抗蝕劑等）。因此，對于芯片開(kāi)發商來說，實現接近完美的設計和(hé)更低(dī)的成本變得更加關鍵。
總體說來，半導體行(xíng)業如(rú)今面臨着幾個挑戰，分别是縮短開(kāi)發時(shí)間(jiān)，保持甚至降低(dī)芯片開(kāi)發成本，并确保可(kě)預測的制造成本。在該行(xíng)業面臨高技能(néng)工(gōng)程師(shī)不足的情況下(xià)，所有情況都(dōu)要(yào)考慮到，這(zhè)就是Synopsys.ai EDA套件發揮作(zuò)用的地(dì)方。
二、Synopsys軟件套件可(kě)用于芯片設計全階段
Synopsys.ai全棧EDA套件由三個關鍵應用組成：用于芯片設計的DSO.ai；用于功能(néng)驗證的Synopsys VSO.ai；用于矽測試的TSO.ai。該套件旨在利用CPU和(hé)GPU加速的機器學習和(hé)強化學習，加快(kuài)叠代耗時(shí)的芯片設計階段。
新思科技推出由AI驅動的DSO.ai已經有兩年(nián)時(shí)間(jiān)了(le)，到目前為(wèi)止，已經使用該EDA工(gōng)具完成了(le)100多項設計。
新思科技的軟件套件可(kě)用于所有芯片設計階段，包括模拟、設計捕獲、IP驗證、物(wù)理實現、簽核、測試和(hé)制造。該公司希望用人(rén)工(gōng)智能(néng)快(kuài)速跟蹤所有設計階段。
三、人(rén)工(gōng)智能(néng)最快(kuài)找到最優方案，幫助提高微(wēi)架構開(kāi)發能(néng)力
經驗豐富的工(gōng)程師(shī)通(tōng)常會開(kāi)發微(wēi)架構，這(zhè)個階段被許多人(rén)認為(wèi)是技術(shù)和(hé)藝術(shù)的交叉點。事實上(shàng)，微(wēi)架構的開(kāi)發也相當快(kuài)。新思科技認為(wèi)這(zhè)個階段可(kě)以用人(rén)工(gōng)智能(néng)來加速和(hé)改進，因為(wèi)機器與人(rén)不同，機器可(kě)以快(kuài)速估計最有效的架構參數(shù)和(hé)數(shù)據路徑。
新思科技電子設計自(zì)動化部（EDA）總經理Shankar Krishnamoorthy指出：“開(kāi)發芯片的整個過程是從(cóng)芯片的架構開(kāi)始的，要(yào)考慮很(hěn)多方面。緩存需要(yào)多大的空間(jiān)？計算機和(hé)內(nèi)存之間(jiān)有什麽樣的接口？應該考慮什麽樣的內(nèi)存配置，這(zhè)些會産生很(hěn)多的選擇，一(yī)個架構專家會迅速探索這(zhè)些選擇，然後彙聚到什麽是正确的參數(shù)來實現芯片設計。這(zhè)個過程可(kě)以通(tōng)過人(rén)工(gōng)智能(néng)來快(kuài)速探索解決方案并産生一(yī)個更好的結果。”
在有經驗的架構師(shī)短缺的情況下(xià)，使用人(rén)工(gōng)智能(néng)進行(xíng)微(wēi)架構探索可(kě)以提高公司的微(wēi)架構開(kāi)發能(néng)力。
Krishnamoorthy還說：“在已經有一(yī)個專家的情況下(xià)，人(rén)工(gōng)智能(néng)确實是一(yī)個好助手。現代人(rén)工(gōng)智能(néng)技術(shù)通(tōng)過使用獎勵和(hé)懲罰機制，在一(yī)個非常大的參數(shù)空間(jiān)中選擇更合适的架構。最終會呈現出幾個選擇方案（如(rú)功率和(hé)性能(néng)之間(jiān)的權衡），架構師(shī)可(kě)以從(cóng)中挑選出最适合的工(gōng)作(zuò)負載選擇。”
四、加快(kuài)驗證IP過程，VSO.ai可(kě)提高30%驗證生産率
功能(néng)和(hé)IP驗證是一(yī)個占用大量時(shí)間(jiān)的芯片設計步驟。芯片設計者需要(yào)單獨測試每個IP，并确保其功能(néng)正确，然後再将其集成，當多個IP組合在一(yī)起時(shí)，驗證的複雜(zá)性也會成倍增加。同時(shí)，每個單獨的IP實現高水平的測試覆蓋率是至關重要(yào)的。
現在，驗證IP的常用方法是由設計者創建一(yī)個反映其驗證策略的測試基準，然後，在傳統模拟器的幫助下(xià)，使用傳統的仿真技術(shù)對該測試基準進行(xíng)仿真，如(rú)約束性随機仿真。更快(kuài)實現特定IP的高目标覆蓋率是Synopsys VSO.ai可(kě)以解決的一(yī)個挑戰，這(zhè)也是Synapsys.ai的一(yī)部分。
新思科技的EDA小組負責人(rén)稱：“通(tōng)過将強化學習等技術(shù)深入到模拟引擎中，可(kě)以實現IP 99%的覆蓋率，同時(shí)可(kě)以在更短的時(shí)間(jiān)內(nèi)實現目标覆蓋率。Synopsys VSO.ai軟件既可(kě)以擴大目标覆蓋面，又可(kě)以加快(kuài)IP驗證過程。”
Takahiro Ikenobe是日本半導體芯片巨頭瑞薩科技共享研發核心IP部門的IP開(kāi)發總監，他(tā)說：“由于設計複雜(zá)性的上(shàng)升，芯片設計使用傳統技術(shù)來滿足質量和(hé)上(shàng)市時(shí)間(jiān)的限制正在變得困難。使用Synopsys VSO.ai的人(rén)工(gōng)智能(néng)驅動驗證，我們在減少(shǎo)功能(néng)覆蓋孔方面取得了(le)高達10倍的改進，IP驗證生産率也提高了(le)30%，這(zhè)表明(míng)人(rén)工(gōng)智能(néng)有能(néng)力幫助我們應對日益複雜(zá)的設計帶來的挑戰。”
五、快(kuài)速完成布局和(hé)繞線，DSO.ai設計芯片數(shù)高達170個
在現實世界中完成複雜(zá)的芯片設計是非常困難的。雖然EDA工(gōng)具負責芯片設計的流程，但(dàn)仍然需要(yào)熟練的人(rén)類工(gōng)程師(shī)完成芯片布局規劃、繞線，利用他(tā)們的經驗來創造高效的設計。
盡管有經驗的工(gōng)程師(shī)工(gōng)作(zuò)速度很(hěn)快(kuài)，但(dàn)他(tā)們的能(néng)力有限，無法在合理的時(shí)間(jiān)範圍內(nèi)快(kuài)速評估數(shù)以百計的設計方案，探索所有潛在的組合，并模拟數(shù)十甚至數(shù)百種不同的布局以确定最佳設計。通(tōng)常他(tā)們會采用最優的方法，但(dàn)這(zhè)些方法對于在特定生産節點上(shàng)制造的特定芯片來說可(kě)能(néng)并不是最有效的方法。
DSO.ai等平台不需要(yào)模拟所有可(kě)能(néng)的芯片布局和(hé)繞線方式，而是利用人(rén)工(gōng)智能(néng)來評估架構選擇、功率和(hé)性能(néng)目标等所有組合，然後模拟不同的布局，在短時(shí)間(jiān)內(nèi)找到符合預期性能(néng)、功率、面積和(hé)成本（PPA）組合的布局。
在模拟環節去模拟一(yī)個現實中的CPU、GPU是相當難完成的。傳統上(shàng)，芯片設計師(shī)使用基于CPU或FPGA的大型機器來模拟未來的芯片。不過，新思科技為(wèi)這(zhè)些工(gōng)作(zuò)負載應用了(le)GPU加速，并獲得了(le)數(shù)倍的性能(néng)提升。
Krishnamoorthy說：“如(rú)果我們看(kàn)一(yī)下(xià)分立存儲器的設計，如(rú)DRAM或NAND閃存，這(zhè)些都(dōu)是非常大的電路，需要(yào)對電氣正确性、物(wù)理正确性進行(xíng)模拟，還要(yào)考慮到壓力、IR下(xià)降所有其他(tā)類型的影響。這(zhè)些非常大的離散存儲器結構的模拟是非常耗時(shí)的。這(zhè)是一(yī)個我們已經成功應用GPU加速的領域，以加速模拟這(zhè)些大型電路所需時(shí)間(jiān)的數(shù)倍加速。”
新思科技發布的DSO.ai工(gōng)具可(kě)以用來設計模拟電路，這(zhè)些電路随着每個新節點而擴展設計。
“如(rú)果在不改變電路的前提下(xià)，采取PLL或任何其他(tā)類型的模拟電路，從(cóng)7nm遷移到5nm或5nm遷移到3nm，将電路從(cóng)一(yī)個節點遷移到另一(yī)個節點的過程，對于自(zì)動化和(hé)人(rén)工(gōng)智能(néng)的應用來說是成熟的。因此，這(zhè)是我們應用人(rén)工(gōng)智能(néng)加速這(zhè)一(yī)過程的另一(yī)個領域，并大大減少(shǎo)遷移模拟電路所需的努力和(hé)時(shí)間(jiān)。”新思科技的高管解釋說。
新思科技稱，類似的人(rén)工(gōng)智能(néng)能(néng)力可(kě)以簡化在不同代工(gōng)廠或工(gōng)藝節點之間(jiān)轉移芯片設計的任務。然而，值得考慮的是，複雜(zá)的設計的功率、性能(néng)和(hé)面積特性（PPAc）是為(wèi)特定節點定制的。目前仍不确定人(rén)工(gōng)智能(néng)是否能(néng)有效地(dì)将這(zhè)樣的設計從(cóng)一(yī)個代工(gōng)廠遷移到另一(yī)個代工(gōng)廠，同時(shí)保留所有的關鍵特性。
新思科技提供DSO.ai平台已經有幾年(nián)的時(shí)間(jiān)了(le)，到目前為(wèi)止，已有約170個使用這(zhè)種EDA工(gōng)具設計的芯片已經完成。Krishnamoorthy說：“我們在一(yī)月份已完成了(le)100個芯片的設計，現在已經接近170個了(le)，在客戶群中采用這(zhè)種基于人(rén)工(gōng)智能(néng)的物(wù)理設計的速度真的很(hěn)快(kuài)。”
六、TSO.ai幫助降低(dī)測試成本和(hé)時(shí)間(jiān)，測試芯片模式減少(shǎo)超20%
芯片實現和(hé)生産後，芯片設計者需要(yào)驗證一(yī)切工(gōng)作(zuò)正常，這(zhè)個過程有點類似于IP驗證。芯片被插入測試器設備中，并運行(xíng)特定的測試模式，以确認芯片是否正常運行(xíng)。因此，測試一(yī)個SoC（片上(shàng)系統）或一(yī)個實際系統所需的模式數(shù)量是産品工(gōng)程部門主要(yào)關注的內(nèi)容。
Synopsys TSO.ai工(gōng)具旨在幫助半導體公司生成正确的測試模式，将其必須運行(xíng)的模式數(shù)量減少(shǎo)20%至30%，并加快(kuài)矽測試/驗證階段的速度，然後用相同的測試序列來測試所有大規模生産的芯片，以确保其功能(néng)正常。測試階段的持續時(shí)間(jiān)直接影響到成本，所以它特别關鍵，尤其是對于大批量的零件。
新思科技的高管說：“我們已經展示了(le)人(rén)工(gōng)智能(néng)如(rú)何将測試芯片所需的模式總數(shù)大大減少(shǎo)，可(kě)以減少(shǎo)20%到30%的測試模式。可(kě)以直接轉化為(wèi)測試成本和(hé)測試人(rén)員(yuán)的時(shí)間(jiān)，這(zhè)對新思科技來說是一(yī)件大事。”
七、人(rén)工(gōng)智能(néng)設計芯片，可(kě)降低(dī)工(gōng)程成本和(hé)計算成本
在芯片設計中使用人(rén)工(gōng)智能(néng)可(kě)以加快(kuài)其上(shàng)市時(shí)間(jiān)，并大大降低(dī)開(kāi)發和(hé)生産成本。新思科技稱，現在複雜(zá)芯片的硬件開(kāi)發成本達到3.25億美元（5nm）-9億美元（3nm），根據具體的設計，該公司正在尋找能(néng)降低(dī)30%-40%成本的方法。
新思科技稱，通(tōng)常情況下(xià)，工(gōng)程成本約占芯片設計成本的60%，而計算成本約占40%，人(rén)工(gōng)智能(néng)可(kě)以用來降低(dī)這(zhè)兩種成本。
Krishnamoorthy稱，當一(yī)個成熟的公司設計新的芯片時(shí)，其中包括30%到40%的新IP和(hé)60%到70%的成熟IP。傳統上(shàng)，許多工(gōng)程師(shī)會将60%-70%的IP進行(xíng)小幅度修改後從(cóng)上(shàng)一(yī)個節點遷移到下(xià)一(yī)個節點。然而，這(zhè)是一(yī)種低(dī)效的資源利用。通(tōng)過利用人(rén)工(gōng)智能(néng)将以前的學習成果應用到下(xià)一(yī)代，完成這(zhè)些增量塊所需的時(shí)間(jiān)和(hé)資源可(kě)以大大減少(shǎo)，使人(rén)類工(gōng)程師(shī)加快(kuài)進程。
當涉及到新的IP時(shí)，工(gōng)程師(shī)确定架構和(hé)實施的最佳方式時(shí)可(kě)能(néng)具有挑戰性和(hé)不确定性，通(tōng)常每個IP模塊至少(shǎo)需要(yào)一(yī)名工(gōng)程師(shī)。這(zhè)種方法會影響到項目所需的人(rén)數(shù)。然而，利用人(rén)工(gōng)智能(néng)作(zuò)為(wèi)助手可(kě)以幫助工(gōng)程師(shī)快(kuài)速探索和(hé)學習新的設計和(hé)架構，以确定實施、驗證和(hé)測試的最佳策略。這(zhè)可(kě)以大大減少(shǎo)新IP模塊所需的投資。
更廣泛地(dì)部署DSO.ai、VSO.ai和(hé)TSO.ai可(kě)以通(tōng)過實現EDA工(gōng)具的更智能(néng)運行(xíng)來降低(dī)芯片設計計算成本。與其依靠試錯法和(hé)随機模拟各種電路，這(zhè)些公司不如(rú)利用有針對性的人(rén)工(gōng)智能(néng)運行(xíng)來實現類似的結果能(néng)減少(shǎo)計算成本。
新思科技将芯片設計的一(yī)些工(gōng)作(zuò)交給支持人(rén)工(gōng)智能(néng)的EDA工(gōng)具，這(zhè)可(kě)以大大降低(dī)工(gōng)程團隊的負擔，使他(tā)們騰出時(shí)間(jiān)和(hé)精力來開(kāi)發新功能(néng)，增強産品的差異性，或設計更多的芯片。
該公司透露，頂級的芯片設計公司已經在使用Synopsys.ai，盡管目前還不是所有的芯片都(dōu)在人(rén)工(gōng)智能(néng)的協助下(xià)設計。Synapsys.ai軟件套件大多依靠CPU加速人(rén)工(gōng)智能(néng)，雖然像大型電路模拟這(zhè)樣的選擇可(kě)以使用GPU加速，但(dàn)大部分工(gōng)作(zuò)負載都(dōu)在英特爾CPU上(shàng)運行(xíng)。
結語：新思科技研發新款EDA工(gōng)具，提升芯片設計效率降低(dī)成本
新思科技研發的Synopsys.ai可(kě)以覆蓋芯片設計的所有階段。
機器學習和(hé)強化學習可(kě)用于如(rú)設計空間(jiān)探索、驗證覆蓋、回歸分析和(hé)測試程序生成等耗時(shí)和(hé)反複的設計階段，有望降低(dī)設計成本、降低(dī)生産成本、提高産量、提升性能(néng)并縮短上(shàng)市時(shí)間(jiān)。新思科技的這(zhè)套工(gōng)具對将在先進制程如(rú)5nm、3nm、2nm級以上(shàng)制造的芯片有很(hěn)大用處。
網站建設開(kāi)發|APP設計開(kāi)發|小程序建設開(kāi)發